


• **Das zugrundeliegende Schaltnetz: Selbsttestaufgabe 3.5**

Analysieren Sie den Synchronzähler aus folgender Abbildung.

a) Bestimmen Sie, ausgehend vom Startzustand $Q_3Q_2Q_1Q_0 = 0001$, den Zählzyklus für $X = 1$ und für $X = 0$ und erstellen Sie die Zustandstabelle!


b) Zeichnen Sie den Zustandsgraphen!



Musterlösung:

Es handelt sich um einen Moore-Automaten, da die Ausgabe nur vom Zustand abhängig ist. Wir erhalten die Zustandstabelle gemäß folgender Tabelle. Aus dieser geht hervor, dass es sich um einen Automaten mit Hot-One-Codierung (s. auch Abschnitt 3.5.3) handelt, denn ausgehend vom Zustand Z_0 , codiert als 0001, sind nur drei weitere Zustände (0010, 0100, 1000) erreichbar, also insgesamt 4 Zustände. Die Ausgabe ist eine Binärcodierung der Zustandsnummer, also zum Beispiel erzeugt Zustand Z_2 , codiert als 0100, die Ausgabe 10. Die Zählzyklen lassen sich ebenfalls aus der Tabelle ablesen:

X	$Q_3Q_2Q_1Q_0$	$Q_3^+ \dots Q_0^+$	Y_1Y_0
0	0001	1000	00
0	1000	0100	11
0	0100	0010	10
0	0010	0001	01
1	0001	0010	00
1	0010	1000	01
1	1000	0100	11
1	0100	0001	10



Für $X = 0$ ergibt sich der Zählzyklus $0 \mid 3 \mid 2 \mid 1 \mid 0$, also ein Modulo-4 Zähler, der aber runterzählt.
Für $X = 1$ ergibt sich der Zählzyklus $0 \mid 1 \mid 3 \mid 2$, also ein Gray-Code-Zähler.

Quelle: Computersysteme I (2017), Kapitel 3.4 Analyse von Schaltwerken

• Die Hades Simulation:

Der als letzte Seite angehängte Screenshot zeigt die Hades Umsetzung des Schaltwerks aus der Aufgabenstellung. Das Eingangssignal für X ist links oben platziert, initial ist es mit 0 (grau) vorbelegt, sodass die zu beobachtende Zählfolge (rechts im HexDisplay abzulesen) $0-3-2-1$ ist. Durch Klick auf den Schalter für X kann man zwischen 0 (grau) und 1 (rot) umschalten, sodass mit $X=1$ die Zählfolge $0-1-3-2$ ist und das Schaltwerk einen Gray-Code-Zähler realisiert.

Die oberen beiden Eingänge des HexDisplays sind mit 0 fest verdrahtet, da für die Darstellung der Zahlen $0-3$ nur 2 Bits erforderlich sind.

Ganz unten im Bild ist der POR zu sehen, der bei Aufruf der Simulation die über eine gemeinsame Leitung verbundenen DFFRs zurücksetzt. Das oberste Flipflop ist ein DFFRS, also ein D-Flipflop, das über jeweils einen Setz- und Rücksetzeingang verfügt. Mit der fest verdrahteten 1 am Rücksetzeingang und dem verbundenen POR-Signal am Setzeingang des DFFRSs ist sichergestellt, dass jederzeit nur ein DFF gesetzt sein kann (Hot-One-Codierung!) und dies zu Beginn der Simulation der oberste ist, das Schaltwerk also zu Beginn im Zustand Z_0 ist.

Der Clockgenerator generiert eine On/Off-Endlosschleife, sodass der Nutzer die Zählfolgen und das Schaltverhalten beobachten kann, ohne händisch den Takt simulieren zu müssen.

• Die Simulation besteht aus folgenden Komponenten:

- 1 Ipin (switch)
- 1 constant1
- 1 INV (small)
- 1 Clockgenerator
- 6 AND2
- 1 constant0
- 2 Opins(LED)
- 1 POR
- 3 DFFRs
- 5 OR2
- 1 HexDisplaySmall
- 1 DFFRS

